Teamwork

Teamwork

Schnittstellenstandard CameraLink HS

Der Schnittstellenstandard CameraLink Highspeed (CLHS) sieht Übertragungsgeschwindigkeiten von 300 bis 16.000MB/s vor, parallele Datenverarbeitung, Distanzen von über 1.000m mit Lichtwellenleitern (LWL), Kanalgeschwindigkeiten von 3,125 bzw. 10GBit/s und Störfestigkeit gegen Einzelbitfehler für zuverlässige Daten- und Steuernachrichten.
Die CLHS-Verarbeitung erfolgt innerhalb eines Regelkreises. Optionale Befehle, z.B. zur Änderung der Region of Interest (ROI) sowie Korrekturkoeffizienten oder Verstärkungswerte, werden im Trigger jedes Frames gesendet und mit dem zurückgegebenen Video-Header bestätigt, um sicherzustellen, dass die Datenverarbeitung stets mit dem Betriebsmodus der Kamera synchronisiert ist. Der Trigger hat eine Verzögerung von nur 150ns und weist einen Spitze-Spitze-Jitter von 6,4ns auf. Die Frequenz einer Impulsnachricht kann dabei mehrere MHz betragen. Des Weiteren sieht der Standard die frameweise und jitterfreie Steuerung der Integrationszeit vor, was für Anwendungen mit hoher Farbtiefe, kurzen Integrationszeiten und On-the-fly-Steuerung durch den Framegrabber bzw. der Anwendungssoftware nützlich ist. Der Standard legt zudem 16 bidirektionale individuell belegbare General Purpose Inputs/Outputs (GPIO) fest, die eine geringe Verzögerung und einen geringen Jitter von ca. 300ns bieten. Durch die GPIOs kann die Verdrahtung des Systems deutlich vereinfacht werden, was nützlich ist, wenn man bedenkt, welche Distanzen mit LWL überbrückt werden. Der Kommunikationskanal ermöglicht den schnellen Download von Befehlen oder Koeffizienten auf die Kamera mit bis zu 300MB/s im Burst-Modus. Alle Nachrichten werden direkt von FPGAs priorisiert und über kostengünstige, handelsübliche Kabel aus der Telekommunikations- und Computerbranche transportiert. Sind alle diese Punkte schwierig zu implementieren? Überhaupt nicht!

CLHS-IP-Core Version 1.1

Die Version 1.1 des CLHS-IP-Core wurde im März 2013 veröffentlicht und umfasst im Vergleich zur Version 1.0 eine Vereinfachung der CLHS-Core-Instantiierung anhand von inferiertem RAM anstelle von für die FPGA-Hersteller spezifischen Blöcken. Der Core beansprucht dabei lediglich einen Bruchteil von modernen FPGAs (Tab. 1). Das IP-Core-Team besteht aus Mitarbeitern von Matrox Imaging, Mikrotron, PCO, Silicon Software und Teledyne Dalsa. Dabei wurden die Codeentwicklung/-prüfung, das Simulationsdesign, die Hardwareprüfung und die Dokumentation entsprechend auf das Team aufgeteilt. Aufgrund der durchgeführten Simulationen und Hardwareprüfungen konnte sichergestellt werden, dass der IP-Core robust und standardkonform ist. Des Weiteren gewährleistet der IP-Core die fehlerfreie Interoperabilität zwischen standardkonformen Produkten. Er ist bei der AIA erhältlich und beinhaltet den Framegrabber, unverschlüsselten VHDL-Code für die Kamera, ein Framegrabber-Referenzdesign zum Lesen von sieben Kanälen des C2-Kabels sowie eine umfassende Testbench und eine Bedienungsanleitung. ProDrive hat z.B. den IP-Core erworben und konnte den CLHS-Code bereits nach einer Woche in einer Kamera implementieren. Eric Jansen, ProDrive: „ProDrive hat sich aufgrund der für unsere Produkte erforderlichen hohen Videobandbreite über nur ein Kabel, der hohen Bandbreite und der geringen Trigger-Verzögerung für CLHS entschieden.“

Implementierung des IP-Cores

Das Implementieren des IP-Cores ist einfach. In Bild 1 ist eine Übersicht über das CLHS-System dargestellt, anhand dessen der CLHS-M-Protokoll-Core (MP-Core) Benutzersignale in das CLHS-Protokoll übersetzt, bevor diese durch den Serialisierer/Deserialisierer (SerDes) über das Kabel übertragen werden. In Bild 2 ist die M-Protokoll-Schnittstelle für Benutzernachrichten (MIF) dargestellt. Für jeden Nachrichtentyp ist eine dedizierte parallele Schnittstelle verfügbar. Der CLHS-IP-Core ist verantwortlich für das Erstellen der Pakete und die Priorisierung der Nachrichten gemäß der CLHS-Spezifikation. Das X-Protokoll verwendet dieselbe Nachrichtenschnittstelle, jedoch ist es derzeit für den Stecker SFP+ definiert und unterstützt nicht die optionalen Datenkanäle des M-Protokolls. CLHS unterstützt acht Kabel. Daher können Kameras, die eine höhere Datenbandbreite als 1.200MB/s benötigen, bei Verwendung des X-Protokolls über mehrere Implementierungen des IP-Cores angebunden werden. Alle Nachrichtentypen verwenden dieselben allgemeinen Nachrichtenschnittstellen, die in Bild 3 und 4 jeweils für das Senden und Empfangen dargestellt sind. Impuls-, GPIO- und Prüfnachrichten sind einfacher und verwenden nicht den Datentakt und die datenbezogenen Signale, die in den Abbildungen dargestellt sind. Der CLHS-Core verwendet Speicher mit zwei Ports oder FIFOs für den Übergang vom Datentakt zum CLHS-Takt. Alle Taktübergänge werden innerhalb dieser Module verarbeitet.

Seiten: 1 2Auf einer Seite lesen

Teledyne Dalsa
www.visiononline.org

Das könnte Sie auch Interessieren

Anzeige

Anzeige

Anzeige

Anzeige

Anzeige

Anzeige

Anzeige