Vereinfachter Anschluss

Vereinfachter Anschluss

Schnellere FPGA Anbindung für neue Sony CMOS Sensoren

Mit dem integrierbaren IP-Core für Sonys neue CMOS Global-Shutter-Bildsensoren der dritten Generation mit SLVS-EC-Schnittstelle profitieren Anwender von einer verkürzten Time-to-Market und einer verbesserten Performance für die Vision-Entwicklung mit FPGAs von Xilinx.

Der SLVS-EC IP-Core erleichtert Anwendern die Verbindung zwischen Image Sensor und FPGA. (Bild: Framos GmbH)

Bild 1 | Der SLVS-EC IP-Core erleichtert Anwendern die Verbindung zwischen Image Sensor und FPGA. (Bild: Framos GmbH)

Der SLVS-EC-Schnittstellenstandard von Sony wird als Hochgeschwindigkeitsschnittstelle der neuesten Bildsensoren eingesetzt und erlaubt einen höheren Durchsatz, eine bessere Signalintegrität sowie einfachere Designs. Entwickler, die an Lösungen mit Xilinx-FPGAs und SoCs arbeiten, können den SLVS-EC RX IP Core und das Evaluation Board von Framos sowie dezidierte Quellcodebeispiele nutzen. Die Innovationen der neuen Pregius-Bildsensoren der dritten Generation basieren vor allem auf deren Bildqualität und Geschwindigkeit. Angesichts der zahlreichen Qualitätsverbesserungen und der damit erreichten Sensorleistung ist allerdings eine Übertragung der Bilddaten, bei gleichzeitiger Steigerung der Übertragungsgeschwindigkeit, mit den bisherigen Sensorschnittstellen nicht möglich.

Acht Lanes mit je 2,376Gbps

Mit bis zu acht Lanes, die jeweils 2,376Gbps bieten, steht mit SLVS-EC (Scalable Low-Voltage Signaling with Embedded Clock) eine neue Sensorschnittstelle zur Verfügung, die den Anforderungen der Industrie hinsichtlich Auflösung und Geschwindigkeit gerecht wird. Die Ausgabegeschwindigkeit wurde gegenüber der zweiten CMOS-Generation von Sony auf 18,4Gbps fast verdoppelt. Es stehen damit mehr als dreimal höhere Bandbreiten pro Lane und höhere Auflösungen zur Verfügung, sowie ein einfacheres Systemdesign gegenüber den gängigen SubLVDS-Schnittstellen. Mit SLVS-EC können Anwender von schnelleren und leistungsfähigeren Sensoren sowie größeren Kabellängen, oder – wenn sie weniger Lanes nutzen – von einem vereinfachten und damit kleineren Hardwaredesign profitieren. Mit ihrer integrierten Taktung (Embedded Clock) ist die Schnittstelle robust gegenüber Taktversätzen, was eine höhere Bandbreite ermöglicht und dedizierte Clock-Lanes überflüssig macht.

Seiten: 1 2Auf einer Seite lesen

Thematik: inVISION 3 2018
Ausgabe:
Framos GmbH
www.framos.com/de

Das könnte Sie auch Interessieren

Anzeige

Anzeige

Anzeige

Anzeige

Anzeige

Anzeige

Anzeige