Minimale Responsezeit
Materialsortierung mit FPGA-Framegrabber und Trigger Boards
Je kürzer und reproduzierbarer die Auswerte- und Reaktionszeiten einer Sortieranlage sind, desto weniger Versatz ist zwischen Kamerasichtlinien und Aktuatorleiste notwendig.
Bild 1 | Dank des Framegrabbers microEnable 5 marathon VCL und entsprechender Trigger-Boards kann bei einer Sortieranlage nahezu die volle CameraLink Bandbreite verarbeitet werden, d.h. für eine 8k Kamera ist eine Zeilenfrequenz von fast 100kHz erreichbar. (Bild: MSTVision GmbH)
Auch bei der Sortierung von Schüttgut steigen seit Jahren die Ansprüche an die Qualitätssicherung. Da es sich dort um einen kontinuierlichen Materialstrom handelt, kommen typischerweise Zeilenkameras in Kombination mit Zeilenbeleuchtungen zum Einsatz. Das Schüttgut durchläuft dabei die Sichtlinie einer oder mehrerer Zeilenkameras und entsprechend der Analyse der Bilddaten wird der Materialstrom in IO- bzw. NIO-Materialströme aufgeteilt. Dies erfolgt meist durch einzeln ansteuerbare Aktuatoren, z.B. schnelle Druckluftventile (inVISION 4/18, S.74). Durch die benötigte Auswertezeit erfolgt das Ausschleusen allerdings zeitlich versetzt. Da sich das Material in dieser Zeit weiter bewegt hat, entsteht ein Versatz zwischen Kamera und Aktuatorenleiste, der äußerst präzise kompensiert werden muss. In der Praxis ergeben sich dabei zwei technische Hürden. Zum einen bewegen sich die Objekte des Materialstroms nicht mit einem identischen und konstanten Geschwindigkeitsvektor, zum anderen ist die Auswertezeit nicht immer konstant. Die sich daraus ergebenden Ungenauigkeiten erfordern teils aufwändige Gegenmaßnahmen. Durch die Kombination von Vibrationsförderern, Rutschen und/oder Transportbändern wird versucht, das Schüttgut in einer Schicht von sich nicht überlagernden Objekten (Monolage) an der Kamera vorbeizubewegen und gleichzeitig zu erreichen, dass alle Objekte einen möglichst identischen Geschwindigkeitsvektor haben. Da die Auswertung in der CPU meist aber zu lange dauert – und kaum harten Echtzeitanforderungen genügt – kommen hochkomplexe und häufig speziell für die jeweilige Anwendung entworfene Elektronikboards zum Einsatz. So kann eine nahezu konstante Auswertezeit von deutlich unter 50ms erreicht werden. Weil aber selbst diese Gegenmaßnahmen in vielen Fällen nicht genügen, wird ein größerer Bereich um das detektierte Objekt ausgeschleust, um sicher zu stellen, dass NIO-Materialien tatsächlich entfernt werden. Dies kann dazu führen, dass neben dem NIO-Objekt auch bis zu 100 IO-Objekte ausgeschleust werden. Je nach Materialkosten kann diese Übersortierung eine wirtschaftlich relevante Kenngröße sein. Zusammengefasst lässt sich sagen: Je kürzer und reproduzierbarer die Auswerte- und Reaktionszeit einer Sortieranlage ist, desto weniger Versatz ist zwischen Kamerasichtlinien und Aktuatorleiste notwendig. Entsprechend ist das Sortierergebnis bei gleichbleibendem Handling genauer bzw. es muss bei gleichbleibendem Sortierergebnis weniger Aufwand in das Handling investiert werden.
8k-Kamera mit 100kHz Zeilenfrequenz
An diesem Punkt setzt die von MSTVision entwickelte Technologieplattform an. Sie basiert auf standardisierten Komponenten von Silicon Software und wird durch MSTVison Komponenten ergänzt. Grundbaustein sind in VisualApplets, eine integrierte Entwicklungsumgebung für Echtzeit-Applikationen auf FPGA-Prozessoren in der Bildverarbeitung, entwickelte Module. Dabei wurden alle Funktionen innerhalb des FPGA umgesetzt, der auf den eingesetzten Framegrabbern integriert ist. Dies beinhaltet sowohl Bilderfassung/-auswertung, als auch die exakte Verzögerung der Ausschleusesignale. Selbst die präzise Ansteuerung der Aktuatoren erfolgt direkt aus dem Framegrabber microEnable 5 marathon VCL heraus. So kann nahezu die volle CameraLink Bandbreite verarbeitet werden, d.h. für eine 8k Kamera (Auflösung von 8.192 Pixeln) ist damit eine Zeilenfrequenz von 100kHz erreichbar. Dies entspricht einer Verarbeitungsgeschwindigkeit von 800Mio. Pixeln/s. Durch eine Reihe von konfigurierbaren Verarbeitungsschritten kann die Detektion von NIO-Objekten auf unterschiedliche Arten angepasst werden. Bis zu 100.000 detektiert Ereignisse können in einer Warteschleife vorgehalten und mit einer zeitlichen Auflösung von 1ms verzögert werden. Theoretisch liegt die minimale Verzögerung bei 1ms. Da alle Schritte im FPGA ablaufen, wird außer zur optionalen Visualisierung nahezu keine Rechenleistung vom Host-PC benötigt.
