Wie wird sich CXP entwickeln?
Die Technologie zum Zeitpunkt der Einführung von CXP, insbesondere die Serdes-Funktionen (Serializers / Deserializers) innerhalb der FPGA, begrenzte die Geschwindigkeit eines einzelnen Downlink auf 6,25GBit/s. Serdes-fähige FPGAs der nächsten Generation werden höhere Geschwindigkeiten bewältigen können – möglicherweise bis zu 12,5GBit/s pro Downlink. Es existiert ebenso ein Arbeitskreis, der sich mit der Verbesserung der Signalintegrität befasst, damit die schnellen Geschwindigkeiten auch bei größeren Entfernungen erreicht werden (über Single-Hop-Verbindungen). Andere Anwender benötigen möglicherweise CXP für Bildübertragungen mit niedrigeren Datenraten (das heißt, weniger als 1,25Gbit/s oder CXP-1) über größere Entfernungen (das heißt, hunderte von Metern) als adäquaten Ersatz für Anwendungen, die noch herkömmliche analoge Kameras verwenden. Zusätzlich zu den Arbeiten an der Signalintegrität für die Erhöhung von Geschwindigkeit und Entfernung sind Untersuchungen an der Verkabelung und an den Schaltungen im Gange. Mit Link Aggregation können zwar die Bandbreiten erhöht werden, aber die derzeitige Notwendigkeit für die Verwendung von vier BNC-Steckern macht das allerdings etwas umständlich. Deshalb hat der Fachausschuss eine Arbeitsgruppe ins Leben gerufen, die Lösungen für die Integration mehrerer Links auf einem Kompaktstecker untersucht.
